Transformation von Scade-Modellen zur SMT-basierten Verifikation

In dieser Arbeit wird ein Verfahren zur vollautomatischen Verifikation von Sicherheitseigenschaften von Scade-Modellen entwickelt. Dazu transformieren wir jedes dieser Modelle in eine SMT-Instanz (Satisfiability Modulo Theories) und übergeben dies an einen Solver. SMT wurde gewählt, da es Logiken umfasst die ausdrucksstärker als Aussagenlogik sind, während deren Solver sehr gute Geschwindigkeiten erreichen. Die Ausdrucksstärke dieser Logiken erlaubt es symbolisches Modelchecking zu implementieren und damit eine Berechnung des gesamten Zustandsraumes zu vermeiden. Um die Komplexität zu reduzieren, teilen wir die Tranformation von ScadeModellen in SMT-Instanzen in zwei Schritte auf. Zuerst werden die Scade-Modelle auf Programme einer synchronen Datenflusssprache Lama reduziert. Diese Sprache hat eine einfachere Semantik als Scade, erhält aber einige Abstraktionen des Programmierers. Im zweiten Schritt interpretieren wir diese Programme als Systeme quantorenfreier Formeln erster Ordnung. Die Abstraktionen, die in Lama erhalten bleiben, können in einer weiteren Arbeit genutzt werden, um diese Systeme zu vereinfachen. Dies wiederum kann zu einer Beschleunigung des Verifikationsprozesses führen und mehr Eigenschaften verifizierbar machen. Die beschriebenen Transformationen wurden erfolgreich in einer Software umgesetzt. Wir vergleichen diese abschließend mit der existierenden Verifikations-Software „Scade Design Verifier“ aus der Scade Suite. Scade, Synchronous Dataflow, SMT, Model Checking